Intel kombiniert eine neue Speicherstrategie mit dem zukünftigen Prozessordesign, und Lip-Bu Tan sagt, dass das Unternehmen eine Konfiguration in Betracht zieht, die DRAM vertikal über dem Prozessor anordnet und die Zwischenschicht überspringt. Tan sagte auch, dass Speicher zu einem entscheidenden Faktor für zukünftige Chips wird, anstatt ein externes Add-On zu sein, insbesondere für KI-Workloads.
Das Unternehmen hat auch den ehemaligen SK hynix CEO Seok-Hee Lee engagiert, um seine fortschrittlichen Speicher- und Verpackungsarbeiten zu stärken. Intel versucht, diese Richtung aus mehr als einem Blickwinkel zu verfolgen, während der Hauptfokus auf Prozessorprodukten bleibt. Eine der Architekturen, die Intel in Betracht zieht, ist der vertikale DRAM über dem Prozessor. Laut dem Unternehmen könnte dies die Datenpfade verkürzen und die Schnittstellenbreite erhöhen, aber Intel gibt auch zu, dass der Ansatz klare Nachteile hat, einschließlich Kühlproblemen und Herausforderungen bei der Chip-Ausbeute.
Intel hat auch XBM in einem Patent beschrieben, eine Technologie, die die Zwischensiliziumschicht vermeidet, die in traditionellem HBM verwendet wird. Das Unternehmen sagt, dass dieser Ansatz die Kosten senken könnte, was ihn besonders interessant macht im Zusammenhang mit seinen umfassenderen Speicherplänen. Gleichzeitig plant Intel nicht, zur Massenproduktion von DRAM zurückzukehren. Stattdessen möchte das Unternehmen sich auf die Integration und Verpackung von Speicher für zukünftige Produkte konzentrieren, damit Xeon, Core und Beschleuniger sich klarer von den Wettbewerbern abheben.
Intels Speicherambitionen werden ernster, aber das Unternehmen scheint immer noch nicht bereit zu sein, wieder ein Massen-DRAM-Hersteller zu werden. Es hat auch Seok-Hee Lee engagiert , um diese Strategie voranzutreiben, was die Frage aufwirft, ob Integration und Verpackung allein ausreichen werden.
Kann Intel im Speicherbereich herausstechen, indem es sich auf Integration und Verpackung anstelle der Massenproduktion von DRAM konzentriert?
